UltraSoC首席執(zhí)行官魯珀特貝恩斯(Rupert  Baines)表示：“我們完全相信行業(yè)標準和開源的重要性；通過提供開源的編碼器，我們可以幫助行業(yè)采用RISC-V，增強生態(tài)系統(tǒng)，支持兼容性和一致性。在軟件領域，開源是常見的模式；但是在硬件領域，我們才剛剛開始探索這種強大的可能性方法。RISC-V  ISA提供了初始動力，OpenHW集團等其他組織行業(yè)正在推動其進一步發(fā)展。同時，法律框架已經(jīng)發(fā)展到支持硬件半導體知識產權(IP)公司放心地授權他們的技術。”

OpenHW集團CEO  Rick  O  ' Connor評論表示：“作為專注于商業(yè)IP的提供商，UltraSoC將開放其追蹤硬件，這標志著開源硬件正在加速發(fā)展和成熟。對于使用開源CPU的開發(fā)人員來說，處理器跟蹤是一項關鍵技術：能夠納入符合標準的RISC-V跟蹤解決方案是對我們不懈追求的巨大貢獻。我們的目標是創(chuàng)建一個全面的生態(tài)系統(tǒng)，提供強大可靠的商業(yè)級開源平臺。”

開源RISC-V跟蹤解決方案將與RISC-V基金會的處理器跟蹤工作組目前正在開發(fā)的處理器跟蹤標準完全兼容。UltraSoC在2016年開發(fā)了最初的RISC-V跟蹤編碼算法，此后不久，它作為開源資產捐贈提供了該規(guī)范。本規(guī)范的標準前實施項目已經(jīng)發(fā)布。自2016年以來，該公司一直是RISC-V基金會的主要貢獻者：其首席技術官Gajinder  Panesar是處理器跟蹤小組的聯(lián)合主席。

這一開源實現(xiàn)將于2020年第一季度末推出，包括計劃納入標準的核心功能：用戶可以升級到UltraSoC  產品的完整業(yè)務，這樣他們就可以使用其他復雜的功能，如多指令退休、無序跟蹤、準確的周期跟蹤以及過濾器和計數(shù)器進行更復雜的性能分析。該業(yè)務產品與UltraSoC的一系列監(jiān)控分析工具完全一致，既能支持產品的開發(fā)，又能支持優(yōu)化和網(wǎng)絡安全應用。

該公司將通過為其UltraDevelop工具包提供評估許可，為開源版本提供進一步的支持；工作套件提供了一個基于Eclipse的環(huán)境，可以用來捕獲和可視化任何芯片的行為數(shù)據(jù)。交付的硬件是產品級質量/商業(yè)級質量，還包括測試臺和驗證測試。

UltraSoC的嵌入式分析技術可以監(jiān)控和分析幾乎所有片上架構的行為，包括CPU、片上互連/網(wǎng)絡(NoC)甚至定制邏輯。其監(jiān)控架構允許系統(tǒng)架構師自由選擇獲取哪個第三方IP，設計哪些部分需要定制編碼，如何實現(xiàn)系統(tǒng)互聯(lián)。現(xiàn)在，這種對其業(yè)務方法的“開放”產品體現(xiàn)在為處理器跟蹤和調試提供商業(yè)級的開源工具。

OpenHW集團成立于2020年初，隨后幾個月發(fā)展迅速。其CORE-V處理器基于商用質量的RISC-V內核，以開源的形式提供，帶有相關的處理器子系統(tǒng)IP、工具和軟件。該IP既可用于芯片優(yōu)化，也可用于FPGA優(yōu)化。這些內核可用于促進快速設計創(chuàng)新，并確保大規(guī)模生產的片上系統(tǒng)(SoC)的高效可制造性。