国内精品伊人久久久影院_欧美日韩亚洲国内综合网香蕉_freehd女厕所vedio12_91精品啪在线看国产网站

登錄 注冊
購物車0
TOP
Imgs 技術中心

0

Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

2019-08-27 19:19:58

第七章 用探針(Probe)指定仿真信號線

 

1) 建立仿真信號線網表

 

在SpecctraQuest 里的Logic 下拉菜單里,選擇create list of nets,出現“CreatList of Net”窗口(圖7.1)。在窗口上邊的Net List Name 欄中填入自己起的網絡名稱,在“Net Filter”欄輸入“* ”;在“Available nets”列表欄中選中需要仿真的網絡并將其添加到右邊“Selected Nets”欄里。然后將生成的網表文件進行保存。


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖7.1 建立仿真網絡

 

2) 選擇仿真網絡

 

選中AnalyzSI/EMI SimProbe 命令,在彈出的signal analysis 窗口的net 一欄,敲入*,或者通過list of nets,將網表文件調入。這樣所有的net 都出現在最左邊的框里,可以選擇任何一個信號線進行模擬。(圖7.2)


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖7.2 選擇仿真網絡

 

第八章 生成仿真結果報告、設定報告包括的參數

 

選中要進行模擬的信號線之后,點擊圖7.2 下方Reports 功能鍵,在彈出analysis report generator窗口里進行不同的參數條件設置,如SSN, Reflection、CrossTalk 等等,參數設置完成之后,點擊create report 就可以分別生成對反射,串擾,地彈等等的仿真結果報告。

 

第九章 提取電路拓撲結構(建立)

 

1) 通過在Aleegro 和SpecctraQuest 界面提取電路拓撲結構

 

點擊圖7.2 中View Toplogy,假設沒有任何設置錯誤,將直接進入拓撲界面。但一般會出現提示框(很難嚴格設置提取拓撲的每一個參數),告知不能進行提取,要你選擇是否進入修訂程序“Yes”,如果選擇“No”程序將忽略一些錯誤直接進入拓撲界面(SigXploer 圖8.1)。如果選擇“Yes”,則依次進入下面的修正程序:

 

進入Database Setup Advisor 進行 “Cross-Setion 疊層”修正

 

進入Database Setup Advisor 進行 “Identify DC Nets 電源”修正

 

進入Database Setup Advisor 進行“Device Setup 器件”修正

 

進入Database Setup Advisor 進行“SI Model Asingment 模型定義”修正

 

進入Database Setup Advisor 進行“Si Audit 審核”程序

 

按下“Finish”完成全部校驗過程。


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.1 SigXplore 中的拓撲結構(左邊是驅動、中間是傳輸線、右邊是接收)

 

1.1 圖8.1 窗口對應的功能“標簽”(底部)


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術
Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.1 拓撲結構窗口中參數選項

 

1.1.1 Parameters 參數選項

 

在這個理表里可以進行參數的修改,每當選中一個欲修改的項目,在該項目欄右邊會出現“  ”標記,點擊它時將出現對應的編輯窗口。例如:修改電介質常數(藍色箭頭所指),首先選中此此項,再點擊該項被選中出現的“  ”按鈕,出現兩個與該參數相關的窗口:“Set  Parameter d1Constant”(圖8.2)在Value 窗口直接輸入修改數值。另一個是與介電常數密切相關的傳輸線結構。


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.2 修正介電常數


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.3 與介電常數相關的傳輸線特性設置窗口

 

1.1.2 Meeasurements 選項

 

選項可以選擇Reflection、Crosstalk 和EMI 分別進行仿真,其中Custom 是用作IC 晶圓(Die)的仿真的。在Results 里可以看到數據結果列表。

 

2) 直接在SigXploer 中建立拓撲結構

 

1.2.1 加載庫

 

在SigXploer 的Analyze 的Liberary 中加載庫文件(類似圖2.3)

 

1.2.2 構造拓撲圖

 

1.2.2.1 放置傳輸線

 

在Edit 菜單選擇Add Part(或者工具按鈕)打開Model Browser 窗口來選擇準備假如拓撲圖的結構體。比如在圖8.5 中選擇的是傳輸類型,則所有傳輸線的模型列表出現,如果選擇MicroStrip_1 模型,此時在Sigxplore 的主窗口,就有MicroStrip_1 圖形在隨光標移動,選定位置點擊放置(圖8.4)。


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.4 在Sigxploer 中添加結構體

 

1.2.2.2 放置器件(驅動和接收)

 

在圖8.5 的Model Type Filter 里選擇IbisDevice 類模型,(此例在庫加載過程中只加了一個IBIS模型),所以出現的Browser 窗口里只有一個庫(圖8.6)。


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.5 設置拓撲結構體類型


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.6 IBIS 器件結構體設置

 

雙擊“PowerPC_8245_35……”項出現圖8.7 的8245 器件管腳列表,在此表中選擇需仿真的管腳,同放置傳輸線的方法一樣,放置結構體(注意:必須至少有驅動、傳輸線、接收三部分)。


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.7 設置有源器件8245 的C1 管腳未驅動結構體

 

1.2.2.3 仿真無源器件(電阻等)


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.9 選擇“GenericElement”設置其它無源器件

 

用同樣的方法將電阻等無源器件加入到結構中。

 

1.2.2.4 連接結構體

 

用鼠標在結構體的端點(焊盤處),拖曳進行畫線,完成仿真拓撲圖。(圖8.10)


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖8.10 最后完成的拓撲結構圖

 

1.2.2.5 設置驅動源波形

 

點擊結構體中驅動結構模塊(點擊模塊上方標注文字,紅色箭頭處),出現激勵設置窗口,在這里進行驅動波形的設置。

 

第十章 仿真以及更改不同的電路條件重復仿真

 

點擊圖8.10 箭頭之處可進入相應的參數編輯窗口(紅色箭頭是設置驅動波形的地方),通過修改結構體參數,可進行重復仿真、分析。

 

運行Analyze 中Simulate 進行仿真(或者使用圖標)結果如下圖:


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖10.1 仿真結果圖形

 

第十一章 仿真結果分析


Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術

圖11.1 仿真結果顯示

 

仿真結果在圖8.10 下面的信息窗口顯示出來如上圖

 

SIM ID(模擬的次數) diver(驅動端)

 

receiver(接收端) cycle(仿真的周期)

 

FTS MODE(仿真模式) monotonic(單調性)

 

Noise Margin(噪聲裕量) overshoothigh(上過沖)

 

overshootlow(下過沖) PropDelay(傳輸延遲,驅動端到接收端)

 

switch delay(開關延遲) settle delay(建立時間)

 

可以對照信號波形圖一起進行分析,一般要求噪聲裕量足夠大,上沖和下沖不要超過規定電壓,沒有明顯的振鈴現象,波形沒有嚴重失真等等,但對于不同的電路,有時對于傳輸延遲時間的長短,或者上升時間的快慢有特別的要求,這也是具體進行仿真分析時要注意的地方。

 

第十二章 電氣約束規則的定義

 

經過仿真,基本可以找出最佳的阻抗匹配及布線長度的要求。此時,我們可以產生電氣規則,以約束下一步的布局布線。其大致的操作是:在Sigxplore 的set 下拉菜單下選擇constraints。然后即可根據需要定義各項規則,并可在Existing Rules 窗口里確認規則是否成功加入。 規則定義完成之后,需點擊update SQ Cadence仿真教程,圖文并茂輕松掌握(二)_高都電子PCB技術快捷鍵將規則反饋到SpecctrQuest。 

 

 

********************************************************************

更多內容:Cadence仿真教程,圖文并茂輕松掌握(一)

高都電子,為客戶創造價值!

雙面板免費加費,四層板加急打樣,厚銅電路板打樣

Xcm