1．1．課題的研究背景

隨著人們對電子設(shè)備的小型化和多功能化要求越來越高，當(dāng)今的電子系統(tǒng)正朝著高速化和小體積化的方向發(fā)展。沿著這個方向，現(xiàn)代電子系統(tǒng)的信號速率、時(shí)鐘速率和集成電路的輸出開關(guān)速度也在不斷增加。從數(shù)字系統(tǒng)的工作頻率看，越來越多的系統(tǒng)工作在lOOMitz以上，約50％的設(shè)計(jì)時(shí)鐘頻率都超過了50MHz，有近20％的設(shè)計(jì)主頻超過了120mHz。信號邊沿也變得越來越陡峭，目前信號的最小切換時(shí)間已經(jīng)達(dá)到皮秒級。電子系統(tǒng)中系統(tǒng)時(shí)鐘頻率迅速提高和信號邊沿不斷變陡，使得PCB的信號走線和基板材料的特性對系統(tǒng)電氣性能的影響越來越大。對于低頻設(shè)計(jì)，信號走線和基板材料的影響可以不予考慮，但當(dāng)信號頻率超過50MHz時(shí)，信號的走線就必須考慮其傳輸線效應(yīng)，而在評定系統(tǒng)性能時(shí)也必須考慮電路板基材的電參數(shù)。另一方面，隨著芯片制造與芯片封裝技術(shù)的不斷進(jìn)步，芯片體積在不斷減小，引腳數(shù)目在不斷增多，這導(dǎo)致了PCB上的元件密度和信號線密度不斷增大。元器件的布局密度不斷增大，彼此間的間隔變得越來越小，相互間的電磁感應(yīng)和電磁干擾就越來越嚴(yán)重。可見，當(dāng)前電子系統(tǒng)的發(fā)展為PCB的設(shè)計(jì)帶來了一個問題，即信號頻率上升、體積減小和布線密度增大，使得PCB的信號完整性問題越來越突出nH引。電子系統(tǒng)如果沒有良好的信號完整性，就不能良好的工作，甚至根本不能工作。現(xiàn)代PCB設(shè)計(jì)時(shí)必須充分考慮信號完整性。然而影響PCB信號完整性的因素很多。諸如元器件的電磁特性、基板材料的特性、元器件的布局位置以及信號的布線狀況等因素都會影響到PCB的信號完整性。因此，在PCB設(shè)計(jì)時(shí)如何快速的分析電路板的信號完整性、采取有效的信號完整性設(shè)計(jì)方法已經(jīng)成為當(dāng)今PCB設(shè)計(jì)領(lǐng)域中研究的熱門課題瞄’。

1．2．信號完整性概述及其研究現(xiàn)狀

信號完整性(S i gnal Integri ty，SI)是指信號在信號線上傳輸?shù)馁|(zhì)量。對于數(shù)字電路，就是要信號在電路中能以正確的時(shí)序和電壓做出響應(yīng)。如果電路中信號能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收端，就表明該電路具有較好的信號完整性。反之，就說明出現(xiàn)了信號完整性問題。在數(shù)字電路中，信號完整性問題主要表現(xiàn)為振鈴、過沖、欠沖、時(shí)延、同步切換噪聲和地彈等現(xiàn)象。為了正確識別和處理數(shù)據(jù)，IC要求數(shù)據(jù)在時(shí)鐘邊沿前后處于穩(wěn)定狀態(tài)。這段時(shí)間內(nèi)如果信號不穩(wěn)定或狀態(tài)發(fā)生改變，IC就可能誤判甚至丟失部分?jǐn)?shù)據(jù)。在高速數(shù)字電路中，信號能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)IC時(shí)，該電路就有很好的信號完整性。如出現(xiàn)諸如振蕩、過沖、下沖等信號完整性問題(如圖1-1所示)，就會造成時(shí)鐘間歇振蕩，從而導(dǎo)致電路誤觸發(fā)和接收數(shù)據(jù)出錯。此外，數(shù)字電路中邏輯器件內(nèi)部和PCB上的其他數(shù)字信號在進(jìn)行同步切換時(shí)，因電源線和地線的阻抗以及器件的引線電感會在系統(tǒng)中產(chǎn)生同步切換噪聲(SSN)，在地線上引起地彈噪聲。諸如此類的信號問題會嚴(yán)重影響電路的性能H1。

差的信號完整性一般不是由某一單一因素導(dǎo)致的，而是電路板中的多種因素共同引起的。從形成機(jī)理上看，引起電路板信號完整性問題的原因主要是電路板上的串?dāng)_耦合、信號反射和電磁干擾(EMI)H¨朝嘲。相應(yīng)地，研究和解決電路板的信號完整性問題也需要從這三方面來研究，并采取相應(yīng)的措施。

1．2．1．串?dāng)_問題及其研究

串?dāng)_是信號線間的耦合，是由信號線之間的互感和互容引起的噪聲。串?dāng)_耦合通常可分為兩種，即公共阻抗耦合和電磁場耦合。公共阻抗耦合是因?yàn)椴煌盘柟灿霉卜祷芈窂揭鸬模@種耦合通常在低頻時(shí)起決定作用。電磁場耦合主要發(fā)生在高頻時(shí)，又可分為電感性耦合與電容性耦合。通常所說的串?dāng)_是指電磁場耦合，本論文中涉及的串?dāng)_也僅指電磁場耦合。電磁場耦合屬于近場耦合，其機(jī)理是在高頻時(shí)PCB上的任何兩個器件或?qū)Ь€之間都存在互容和互感，當(dāng)一個器件或一條信號線上的信號發(fā)生變化時(shí)，其變化會通過互容和互感耦合到其他器件或信號線，即串?dāng)_耦合。當(dāng)耦合信號或串?dāng)_信號足夠大時(shí)，接收串?dāng)_信號的信號線上就會出現(xiàn)信號完整性問題。PCB信號線間的串?dāng)_與傳輸?shù)男盘栴l率、走線的長度、走線間的距離以及參考地平面的狀況等因素有關(guān)。例如參考平面上的裂縫會使跨越裂縫的信號線間的串?dāng)_增加，引起信號波形畸變。

串?dāng)_問題是PCB信號完整性設(shè)計(jì)中需要考慮的重要內(nèi)容，如何減小或抑制串?dāng)_在PCB設(shè)計(jì)的任一環(huán)節(jié)都要加以考慮。因此，國內(nèi)外較早對串?dāng)_就展開了深入而廣泛的研究，取得了很多成果。諸如，文獻(xiàn)[7]從理論上對串?dāng)_進(jìn)行了分析，給出了兩線間串?dāng)_的簡單計(jì)算公式；文獻(xiàn)[8]通過制作測試板，用測量的方法研究了微波頻率下微帶線間的串?dāng)_，文中指出串?dāng)_不僅通過空間耦合還通過電路板基板材料耦合到其他信號線上；文獻(xiàn)[9]則分析了電路板上電源線對信號線的串?dāng)_影響，并通過減小兩線的并行長度、增大間距、減小信號頻率的方法減小了串?dāng)_。至今，串?dāng)_的基礎(chǔ)研究已經(jīng)較為成熟。當(dāng)前對串?dāng)_的研究主要是針對實(shí)際問題下的串?dāng)_，以及減小串?dāng)_的PCB設(shè)計(jì)方法。如文獻(xiàn)[10]對強(qiáng)開關(guān)電源線對其它信號線的串?dāng)_影響進(jìn)行了研究；文獻(xiàn)[11]分析了垂直交叉線間的串?dāng)_；文獻(xiàn)[12，13]則重點(diǎn)研究了割裂地對信號線間串?dāng)_的影響；文獻(xiàn)[143提出了通過保護(hù)帶屏蔽強(qiáng)干擾線來減小串?dāng)_影響的方法。

......

更多內(nèi)容：點(diǎn)擊下載