問：使用高速轉(zhuǎn)換器時，有哪些重要的PCB布局布線規(guī)則？

　　答：為了確保設計性能達到數(shù)據(jù)手冊的技術規(guī)格，必須遵守一些指導原則。首先，有一個常見的問題：“AGND和DGND接地層應當分離嗎？”簡單回答是：視情況而定。

　　詳細回答則是：通常不分離。因為在大多數(shù)情況下，分離接地層只會增加返回電流的電感，它所帶來的壞處大于好處。從公式V = L（di/dt）可以看出，隨著電感增加，電壓噪聲會提高。而隨著開關電流增大（因為轉(zhuǎn)換器采樣速率提高），電壓噪聲同樣會提高。因此，接地層應當連在一起。

　　一個例子是，在一些應用中，為了符合傳統(tǒng)設計要求，必須將臟亂的總線電源或數(shù)字電路放在某些區(qū)域，同時還受尺寸限制的影響，使得電路板無法實現(xiàn)良好的布局分割，在這種情況下，分離接地層是實現(xiàn)良好性能的關鍵。然而，為使整體設計有效，必須在電路板的某個地方通過一個電橋或連接點將這些接地層連在一起。因此，應將連接點均勻地分布在分離的接地層上。最終，PCB上往往會有一個連接點成為返回電流通過而不會導致性能降低的最佳位置。此連接點通常位于轉(zhuǎn)換器附近或下方。

　　設計電源層時，應使用這些層可以使用的所有銅線。如果可能，請勿讓這些層共用走線，因為額外的走線和過孔會將電源層分割成較小的碎塊，從而迅速損害電源層。由此產(chǎn)生的稀疏電源層可以將電流路徑擠壓到最需要這些路徑的地方，即轉(zhuǎn)換器的電源引腳。擠壓過孔與走線之間的電流會提高電阻，導致轉(zhuǎn)換器的電源引腳發(fā)生輕微的壓降。

　　最后，電源層的放置至關重要，切勿將高噪聲的數(shù)字電源層疊放在模擬電源層上，否則二者雖然位于不同的層，但仍有可能耦合。為將系統(tǒng)性能下降的風險降至最低，設計中應盡可能將這些類型的層隔開而不是疊加在一起。

同時，關于討論印刷電路板（PCB）的輸電系統(tǒng)（PDS）設計，這一任務常被忽視，但對于系統(tǒng)級模擬和數(shù)字設計人員卻至關重要。

PDS(輸電系統(tǒng))的設計目標是將響應電源電流需求而產(chǎn)生的電壓紋波降至最低。所有電路都需要電流，有些電路需求量較大，有些電路則需要以較快的速率提供電流。采用充分去耦的低阻抗電源層或接地層以及良好的PCB層疊，可以將因電路的電流需求而產(chǎn)生的電壓紋波降至最低。例如，如果設計的開關流為1A，PDS的阻抗為10mΩ，則最大電壓紋波為10mV。

　　首先，應當設計一個支持較大層電容的PCB層疊結(jié)構(gòu)。例如，六層堆疊可能包含頂部信號層、第一接地層、第一電源層、第二電源層、第二接地層和底部信號層。規(guī)定第一接地層和第一電源層在層疊結(jié)構(gòu)中彼此靠近，這兩層間距為2到3密爾，形成一個固有層電容。此電容的最大優(yōu)點是它是免費的，只需在PCB制造筆記中注明。如果必須分割電源層，同一層上有多個VDD電源軌，則應使用盡可能大的電源層。不要留下空洞，同時也應注意敏感電路。這將使該VDD層的電容最大。如果設計允許存在額外的層（本例中是從六層變?yōu)榘藢樱瑒t應將兩個額外的接地層放在第一和第二電源層之間。在核心間距同樣為2到3密爾的情況下，此時層疊結(jié)構(gòu)的固有電容將加倍。

　　對于理想的PCB層疊，電源層起始入口點和DUT周圍均應使用去耦電容，這將確保PDS阻抗在整個頻率范圍內(nèi)均較低。使用若干0.001μF至100μF的電容有助于覆蓋該范圍。沒有必要各處都配置電容；電容正對著DUT對接會破壞所有的制造規(guī)則。如果需要這種嚴厲的措施，則說明電路存在其它問題。