国内精品伊人久久久影院_欧美日韩亚洲国内综合网香蕉_freehd女厕所vedio12_91精品啪在线看国产网站

登錄 注冊(cè)
購物車0
TOP
Imgs 技術(shù)中心

0

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

2019-08-27 19:14:06

在本篇文章中,我們將討論鄰近效應(yīng),并探討如何將有關(guān)鄰近效應(yīng)和集膚效應(yīng)的知識(shí)應(yīng)用于電路板布線和訊號(hào)路徑中,以盡可能降低噪聲對(duì)系統(tǒng)的影響。同時(shí),我們也將討論其它類型的噪聲源以及降低這些噪聲的方法,以最終實(shí)現(xiàn)電路中噪聲的最小化。 
 
鄰近效應(yīng)

鄰近效應(yīng)是指兩根相互鄰近的、電流流向相反的導(dǎo)體相互作用,使得電流集中趨向分布在彼此鄰近區(qū)域的效應(yīng),如圖1所示。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖1. 鄰近效應(yīng)使得流向相反的高頻電流的電流總是盡可能保持最近的距離

由于集膚效應(yīng),交流電的電流主要集中在導(dǎo)體的表層。

當(dāng)兩根導(dǎo)體之間的距離接近,并且/或者訊號(hào)頻率增高,鄰近效應(yīng)將會(huì)使流經(jīng)兩根相鄰導(dǎo)體的電流更為接近。產(chǎn)生鄰近效應(yīng)的原因,是因?yàn)殡娏骺偸菍ふ易杩棺钚〉耐贰3渌赝猓杩棺钚〉耐芬话阒甘弓h(huán)繞導(dǎo)體的磁場強(qiáng)度最小的通路。

直流的回流電流會(huì)充滿整個(gè)導(dǎo)體,而交流則不然。所謂阻抗最小的通路,就是兩根電流方向相對(duì)的導(dǎo)體所產(chǎn)生的磁場相互緊密結(jié)合的部分,這也是導(dǎo)致兩根電流方向相對(duì)的導(dǎo)體電流互相靠近的原因。這使得回流平面的導(dǎo)流線被其對(duì)應(yīng)下方的反向?qū)Я骶€吸引,使他們相互靠近,就好像回流平面是一根緊靠在流出路徑下面的傳導(dǎo)回流訊號(hào)的路徑,如圖2所示。

請(qǐng)注意,這里我們所說的是回流平面,而不是接地平面。這樣說的原因是,回流訊號(hào)有時(shí)透過接地平面?zhèn)鲗?dǎo),有時(shí)則透過電源平面。無論是哪一平面,只要傳導(dǎo)回流訊號(hào),就稱為回流平面。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖2. 臨近效應(yīng)使得兩條相對(duì)傳導(dǎo)高頻電流的導(dǎo)線盡量彼此接近

回流平面的電流密度(IRP)隨著距離流出訊號(hào)路徑邊緣的距離的增加而迅速下降,如方程式1所示
 

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

其中:
IRP表示參考平面上距承載流出訊號(hào)的路徑水平距離為“D”的電流密度
i表示訊號(hào)電流
H表示承載流出訊號(hào)的路徑與參考平面之間的距離
D表示與承載流出訊號(hào)的路徑之間的水平距離

回流平面的電流緊密跟隨在其上面(或者下面)的承載流出訊號(hào)的路徑。當(dāng)D/H比為5時(shí),距承載流出訊號(hào)的路徑邊緣“D”處的電流密度將下降到其正下方的4%以下;當(dāng)D/H比為10時(shí),距承載流出訊號(hào)的路徑邊緣“D”處的電流密度將下降到其正下方的1%以下。結(jié)果,回流平面的交電電流基本被限制在承載與其對(duì)應(yīng)的流出訊號(hào)的路徑下方區(qū)域。這就是為什么我們?cè)诳紤]PCB布線時(shí)不需要對(duì)接地平面進(jìn)行分割的原因。而且,對(duì)接地平面的分割會(huì)造成嚴(yán)重的輻射問題,很多設(shè)計(jì)者盡管想以代價(jià)高昂的屏蔽解決這個(gè)問題,卻徒勞無功。

參考平面的回流電流緊隨其對(duì)應(yīng)的流出電流,因此,只要使流出電流的路徑之間保持足夠的間距,就可避免回流平面電流之間的混合,正是這種回流平面電流的混合產(chǎn)生了串?dāng)_和噪聲。這里所談?wù)摰木€間距離,是層間間距(圖2和方程式1中的“H”)的函數(shù)。

根據(jù)電流密度公式,可以計(jì)算出相對(duì)于承載流出訊號(hào)的路徑邊緣任意一點(diǎn)(或距離“D”處)的電流密度。請(qǐng)注意,本公式所計(jì)算的是電流密度,而不是電流。

典型的距離“H”取決于承載流出訊號(hào)的路徑和回流平面在印刷電路板上實(shí)際所處的位置︰

如果處于外層和內(nèi)層之間,4層和6層電路板的典型“H”值都是75mill;
如果處于兩個(gè)內(nèi)層之間,4層電路板的典型“H”值是39mill,6層電路板的典型“H”值是14mill。
請(qǐng)向電路板供貨商咨詢您所用電路板各平面之間的間距。

如果路徑邊緣之間的間距達(dá)到承載流出訊號(hào)和回流訊號(hào)的通路之間間距的4倍,串?dāng)_將會(huì)下降到訊號(hào)幅度的6%以下。

鄰近效應(yīng)和集膚效應(yīng)的綜合影響

鄰近效應(yīng)和集膚效應(yīng)共同作用的結(jié)果,使得導(dǎo)體承載電流的區(qū)域僅占其整個(gè)截面的很小一部分,實(shí)際承載電流的區(qū)域比圖3中所顯示的要小得多。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖3:集膚效應(yīng)和鄰近效應(yīng)共同作用的結(jié)果是,大幅減少了導(dǎo)體實(shí)際承載電流的區(qū)域

集膚效應(yīng)和鄰近效應(yīng)都導(dǎo)致導(dǎo)體承載電流的區(qū)域小于導(dǎo)體的橫截面,因此他們都會(huì)增加導(dǎo)體的交流電阻。
 
PCB布線對(duì)其性能的影響

除集膚效應(yīng)和鄰近效應(yīng)外,高頻電路還有另外一個(gè)表現(xiàn)為電磁干擾(EMI)的問題,這個(gè)問題表現(xiàn)為兩個(gè)方面︰訊號(hào)輻射和訊號(hào)接收。

當(dāng)今各國政府對(duì)設(shè)備所允許的輻射能量都有具體規(guī)定。限制設(shè)備的輻射能量,可以使電路接收的干擾訊號(hào)減少,從意義上看來,這些規(guī)定是非常好的。同時(shí),我們則需采取措施,確保我們的電路不能輻射出未經(jīng)許可的頻率干擾訊號(hào),設(shè)計(jì)實(shí)踐也告訴我們,在電路設(shè)計(jì)過程中需采取妥善的措施,避免電路接收周遭干擾訊號(hào)。不管怎么說,我們并不能確知電路何時(shí)會(huì)暴露在具有強(qiáng)烈干擾的環(huán)境中。

當(dāng)流出電流和回流電流流動(dòng)時(shí),流出通路和回流通路之間的區(qū)域被稱為“環(huán)流區(qū)域”。環(huán)流區(qū)域越大,環(huán)繞導(dǎo)體周遭的電磁場也越大。而輻射就產(chǎn)生于環(huán)繞電磁場,環(huán)流區(qū)域越大,電磁輻射或者電磁耦合接收的能量也將增強(qiáng)。由于高頻電流在回流平面沿著很窄的通路流動(dòng),因此該通路就很像一條路徑并且會(huì)釋放輻射,特別是當(dāng)位于接地平面上的回流電流通路由于接地平面被分割等原因而被迫偏離承載對(duì)應(yīng)流出電流的路徑時(shí),輻射更為嚴(yán)重。因此,分割接地平面決不是一個(gè)好方法。

人們通常用接地的銅膜填充印刷電路板上未使用的區(qū)域,但是,如果填充用的銅膜僅僅透過一個(gè)點(diǎn)接地,實(shí)際上相當(dāng)于在接地平面上設(shè)計(jì)了一個(gè)可以將流經(jīng)該點(diǎn)的能量進(jìn)行輻射的天線。因此,如果不能透過一個(gè)以上的點(diǎn)接地,就應(yīng)避免使用這種銅膜填充模式。

另一種常用方法是使用單一的接地平面和電源電路的路徑,這種方法的問題是,電容器的等效串聯(lián)電感(ESL)會(huì)導(dǎo)致電容器的阻抗隨頻率變化而變化,如圖4所示。使用多個(gè)具有不同容限的電容器,可以擴(kuò)大被有效旁路的頻率范圍,但當(dāng)頻率超過幾百M(fèi)Hz時(shí),電容器就不再有用。如果設(shè)計(jì)者認(rèn)為電路中不存在這樣的高頻訊號(hào),我們不妨考慮一下這個(gè)事實(shí),即方波中含有超過30次諧波的諧波分量,一個(gè)40 MHz數(shù)字訊號(hào)的第30次諧波的頻率是1.2 GHz (1,200 MHz)。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖4: 電容器可以在很窄的頻率范圍內(nèi)旁路訊號(hào)
 
將這些高頻成分旁路掉的最有效方法是在電源平面和接地平面之間使用層間電容,而用于傳送電源的路徑在電源平面和接地平面之間所形成的電容太小,不能產(chǎn)生足夠的高頻旁路功能。

眾所周知,如果忽略邊緣效應(yīng),層間電容為︰
C = k o A / d

其中,k=層間電介質(zhì)的相對(duì)電容率
o=8.854 x 10-12法拉/米
A=電容器兩個(gè)極板的面積
d=電容器兩個(gè)極板之間的間距

如果我們假定一塊k為4.1的FR-4電路板,兩個(gè)內(nèi)層之間的間距為39mills,則根據(jù)方程式2計(jì)算所得,層間電容約為3.67pf/cm2,或23.65pf/inch2。

電路方面的考慮

前面我們討論了在設(shè)計(jì)混合訊號(hào)電路設(shè)備(如ADC和DAC)時(shí)需要考慮的布線方面的一些重要問題,但是,對(duì)于噪聲處理來說,這還遠(yuǎn)遠(yuǎn)不夠。接下來我們討論一下輸入和輸出電路如何產(chǎn)生噪聲以及如何防止這些問題的出現(xiàn)。 
 
輸入驅(qū)動(dòng)方面的考慮

現(xiàn)下生產(chǎn)的絕大多數(shù)ADC都可以被看成采樣轉(zhuǎn)換器,也就是說,他們對(duì)輸入訊號(hào)進(jìn)行采樣并把采樣的電壓轉(zhuǎn)換為相應(yīng)的數(shù)值。圖5顯示了一個(gè)簡化的、采樣ADC輸入訊號(hào)的等效電路,圖中,"CIN"代表引腳的輸入電容,"CS"代表采樣電容器,"S"代表采樣開關(guān),"RON"代表開關(guān)在接通狀態(tài)時(shí)的電阻。采樣的時(shí)候,開關(guān)"S"閉合,采樣電容器"CS"被充電至輸入電壓水平;在開關(guān)“S”斷開而另一個(gè)開關(guān)(圖中未顯示)閉合的轉(zhuǎn)換間隙,根據(jù)ADC設(shè)計(jì)的不同,采樣電容器上所施加的電壓被轉(zhuǎn)移到另外的一個(gè)或幾個(gè)電容器上。

當(dāng)開關(guān)再次閉合以進(jìn)行下一次采樣時(shí),由于采樣電容器上的電壓被轉(zhuǎn)移到了別處,采樣電容器上的電壓與開關(guān)上一次斷開時(shí)不同。為了再次給采樣電容器充電,在ADC的輸入端會(huì)產(chǎn)生一個(gè)電流脈波,該電流脈波在ADC的輸入端引起一個(gè)電壓尖刺。除非采樣電容器在開關(guān)再次斷開之前未能充電到足夠有效的訊號(hào)水平,一般來說輸入端出現(xiàn)這種電壓尖刺并不會(huì)造成什么問題,重要的是,采樣輸入訊號(hào)必須在開關(guān)再次斷開之前達(dá)到有效訊號(hào)水平。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖5: 絕大多數(shù)ADC使用采樣輸入

ADC電路輸入端的電容器能累積電荷以緩解對(duì)驅(qū)動(dòng)源的電流需求,使其能很快地穩(wěn)定下來,但是,一般而言,運(yùn)算放大器輸出端不能“容忍”較大的電容,所以通常我們?cè)诜糯笃鬏敵龆舜?lián)一個(gè)電阻將其與電容隔絕,如圖6所示。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖6: 絕大多數(shù)ADC使用采樣輸入

那么,如何確定圖6中的電阻Rf和電容Cf的值呢?一種有效的辦法是,先以10倍于采樣電容CS的電容限作為Cf的值,然后根據(jù)方程式3計(jì)算Rf的值,其中"n"是ADC的分辨率(位數(shù))。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

輸出電容方面的考慮

接合線的電感將旁路良好的輸出線與硅芯片隔離。當(dāng)ADC的輸出引腳訊號(hào)由低向高變化時(shí),我們可以在輸出在線觀測(cè)到負(fù)向脈波,我們稱之為“供電反彈”。如果這個(gè)輸出線用做輸出級(jí)的同時(shí)也為同一硅芯片上的其它區(qū)域所共享,這些負(fù)向脈波就會(huì)附加到這些區(qū)域的訊號(hào)上。如果該區(qū)域是數(shù)字電路,這些負(fù)向脈波會(huì)引起抖動(dòng)噪聲;如果是模擬電路,這些負(fù)向脈波則會(huì)直接將噪聲引入轉(zhuǎn)換過程。

當(dāng)數(shù)字輸出由高向低變化時(shí),總線電容和被驅(qū)動(dòng)設(shè)備的輸入電容上累積的電荷會(huì)流過硅芯片表層和ADC的接地引腳。接地藕合電感將硅芯片的直流輸出與設(shè)備引腳的穩(wěn)定的無噪聲的地線及沖擊脈波隔離開,這些脈波的振幅會(huì)隨著被放電的輸出端的數(shù)量變化而變化。這種現(xiàn)象稱為“接地反彈”。硅芯片的直流成分電壓既不與地線一致,也不是一個(gè)穩(wěn)定不變的電壓,而是波動(dòng)變化,使得輸入訊號(hào)與地線之間因電壓差異而形成噪聲,這種噪聲又被轉(zhuǎn)換,如圖7所示。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖7:輸出端電容充電和放電所需要的電流會(huì)在硅芯片中產(chǎn)生噪聲

對(duì)于采用差動(dòng)輸入的ADC,大家可能認(rèn)為差動(dòng)輸入的共模抑制(CMR)可以解決上述問題。事實(shí)上任何電路的CMR都會(huì)隨著噪聲頻率的升高而逐漸失效,尤其,當(dāng)訊號(hào)頻率超過幾百KHZ時(shí),CMR的效果就更差了。由于這些接地反彈脈波出現(xiàn)的頻率通常接近輸出數(shù)據(jù)的頻率,而且快速的電壓上升時(shí)間對(duì)應(yīng)更高的頻率,對(duì)于上述高頻訊號(hào)范圍而言,CMR的效果幾乎為零。

因此,我們的任務(wù)就是盡量減小這些充電和放電電流,以此來盡量降低感應(yīng)噪聲。

降低此類感應(yīng)噪聲的第一步,是降低數(shù)字輸出引腳的電容性負(fù)荷,這意味著應(yīng)該避免直接以ADC輸出來直接驅(qū)動(dòng)總線(這就是為什么高速ADC依舊采用傳統(tǒng)的三態(tài)輸出模式的的原因)。較小的電容意味著充電時(shí)需要移動(dòng)的電荷數(shù)量變少,因此而產(chǎn)生的感應(yīng)噪聲自然也變低。因此,設(shè)計(jì)中非常重要的一點(diǎn)是,盡量使被驅(qū)動(dòng)的設(shè)備具有單一的、低電容的輸入引腳,而且該設(shè)備的輸入端應(yīng)盡可能靠近ADC的輸出引腳。

但是,在有些情況下,要將輸出電容降低到足以消除所引起的感應(yīng)噪聲的水平是不可能的。尤其是當(dāng)ADC的精度很高、參考電壓和訊號(hào)電壓水平很低并采樣率很高時(shí),情況更是如此。這時(shí)候在盡量靠近ADC輸出引腳的地方串聯(lián)一個(gè)47到100奧姆的電阻器會(huì)有所幫助,因?yàn)榇?lián)電阻可以限制ADC輸出引腳電容器充電和放電的電流,降低芯片上的噪聲。請(qǐng)參見圖8。

如果串聯(lián)電阻未能放置在盡可能靠近ADC數(shù)字輸出引腳的地方,ADC和串聯(lián)電阻之間的板間電容會(huì)增加,并因而產(chǎn)生比原噪聲更高的噪聲。同樣,隨著模擬數(shù)字轉(zhuǎn)換裝置精度的提升、參考電壓和訊號(hào)電壓水平的降低以及采樣率的提升,情況更是如此。當(dāng)然,我們必須做到盡量縮短這些數(shù)字傳輸線的總長度。

優(yōu)化混合訊號(hào)電路的抗噪聲性能_高都電子PCB技術(shù)中心_pcb

 圖8:ADC輸出端的串聯(lián)電阻可以降低因輸出電容器充電和放電而引起的噪聲

綜合闡述

所有承載訊號(hào)的線路都是傳輸線,當(dāng)線路的長度超過一定閥值時(shí),該線路就必須被當(dāng)作傳輸線處理,以避免訊號(hào)失真、時(shí)序偏差、抖動(dòng)和噪聲這些問題的產(chǎn)生。

隨著訊號(hào)頻率的升高,集膚效應(yīng)和鄰近效應(yīng)將使線路阻抗的實(shí)際分量(電阻)增加。當(dāng)其它線路靠近或者遠(yuǎn)離傳輸線時(shí),該傳輸線的阻抗會(huì)隨之變化,導(dǎo)致傳輸線全線的阻抗分布不均勻,因此如何處理傳輸線在布線中極其重要。對(duì)于回流平面的回流通路,情況也是如此。層間電容極端重要,因?yàn)樗麄兛梢耘月纺切┓稚⒌碾娙萜鞑荒芟母哳l訊號(hào)成份。

總體而言,合理設(shè)計(jì)ADC的驅(qū)動(dòng)電路、降低輸出電流將有助于降低那些會(huì)損害電路內(nèi)部性能的噪聲。

 

高都電子,為客戶創(chuàng)造價(jià)值!

雙面板免費(fèi)加費(fèi),四層板加急打樣,厚銅電路板打樣

Xcm